本校劉致為教授Beyond 2nm技術節(jié)點研究成果獲登《2021 Symposium on VLSI Technology》highlight paper並獲《Nature Electronics》Research Highlight報導

由臺積電-臺灣大學聯(lián)合研發(fā)中心劉致為教授及其研究團隊的Beyond 2nm技術節(jié)點研究成果，於2021年6月在半導體領域的國際頂尖會議VLSI 2021發(fā)表，並獲選為highlight paper，並於7月底獲國際頂尖期刊《Nature Electronics》Research Highlight報導。

電子設備已成為現代人生活中不可或缺的物品，大到汽車小如智慧型手機，皆以半導體晶片為重要核心，因此半導體晶片與人類的生活密不可分。臺灣的半導體產業(yè)在全世界有舉足輕重的地位，隨著科技日新月異，5G世代席捲而來，大數據、物聯(lián)網、人工智慧以及行動智慧裝置與穿戴的普及與快速發(fā)展，使得先進半導體晶片的需求急遽增長，效能也不斷提升。研究團隊對於先進半導體製程技術努力研發(fā)，才能使元件性能大幅提升，開發(fā)更具有競爭力之晶片產品。

臺積電於5奈米技術節(jié)點量產擁有高遷移率通道（high mobility channel）之元件，使用高遷移率通道，猶如駕駛跑車，速度更快，使電晶體的效能更佳。三星、臺積電、Intel等半導體巨頭，也宣布於3奈米技術節(jié)點（三星，通道層數未宣布）和2奈米技術節(jié)點（臺積電，三層通道；Intel，四層通道）皆採用Gate-All-Around（GAA）之電晶體結構，使用GAA電晶體結構，猶如使用強力水龍頭，滴水不漏，使電晶體有效降低漏電流，更加節(jié)能省電。並搭配通道堆疊（channel stacking）技術，使用通道堆疊，猶如建構雙層高架橋，在相同佔地面積下，可負載更多車流量，使電晶體擁有更高電流且增加電晶體密度，有效提升元件效能。因此高層數堆疊高遷移率通道之GAA電晶體，為未來半導體的明日之星，是相當重要的研究方向。

劉教授研究團隊在國際頂尖會議VLSI 2021，發(fā)表世界首顆七層與八層堆疊鍺矽通道之GAA電晶體（7 stacked Ge0.95Si0.05 nanowires and 8 stacked Ge0.75Si0.25 nanosheets）（圖一、圖二）。目前臺大乃是業(yè)界以外，唯一能研發(fā)出多層通道堆疊之GAA電晶體的大學，其中七層堆疊鍺矽通道奈米線（7 stacked Ge0.95Si0.05 nanowires）因形狀與人類脊椎相像，故命名為SpineFET，與國際標竿相比，其電流為鍺/鍺矽三維電晶體之世界紀錄。此高層數通道堆疊的研究成果也獲國際頂尖期刊 Nature Electronics Research Highlight報導，由此可見高層數通道堆疊之GAA 電晶體為未來技術節(jié)點之一大趨勢。劉教授研究團隊持續(xù)研究更高層數通道堆疊之GAA 電晶體，擁有更高的電流，才能提供半導體晶片更好的效能，進而使科技繼續(xù)發(fā)展，給人類帶來更好的生活。

《2021 Symposium on VLSI Technology》研究成果全文：First Highly Stacked Ge0.95Si0.05 nGAAFETs with Record ION = 110 μA (4100 μA/μm) at VOV=VDS=0.5V and High Gm,max = 340 μS (13000 μS/μm) at VDS=0.5V by Wet Etching

《Nature Electronics》Research Highlight報導：Germanium nanowire transistors stack up